Proposta e Implementação de um Acelerador Eﬁciente em HLS para Ray Tracing - Sampaio, Adrianno; Nery, Alexandre; Sena, Alexandre (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD), 2020)
As arquiteturas reconﬁguráveis, como os chips FPGA, apresentam um alto potencial computacional a um baixo custo energético. Assim, o objetivo deste trabalho é propor e implementar um acelerador em síntese de alto nível (HLS) para execução eﬁciente do algoritmo de Ray-Tracing (i.e técnica de grande importância na área de renderização de imagens, especialmente por seus resultados ﬁsicamente precisos, apesar do seu alto custo computacional) nas FPGAs. Para isso várias estratégias de otimizações são propostas e avaliadas. Os resultados mostram que a versão mais rápida conseguiu alcançar resultados 2 vezes mais rápidos do que a versão para o processador ARM. Mais importante, os resultados obtidos ﬁcaram bem próximos de dois benchmarks de limite inferior propostos o que mostra a eﬁciência dos aceleradores.