Impacto da Arquitetura de Memória de GPGPUs na Velocidade da Computação de Estênceis - Nasciutti, Thiago; Panetta, Jairo (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD), 2016)
Este trabalho apresenta análise de desempenho da computação de estênceis 3D em GPGPUs (Unidades de Processamento Gráﬁco de Propósito Geral) com foco no uso adequado da hierarquia de memória. São avaliadas codiﬁcações que exploram a memória compartilhada, o cache somente leitura, a internalização do laço em Z e o reuso de registradores. Cada codiﬁcação é experimentada em diversos tamanhos de estênceis e de domínio de entrada, permitindo observar a inﬂuência destes no desempenho ﬁnal. Conclui-se que em algumas codiﬁcações o tamanho do cache L2 afeta o desempenho e que a codiﬁcação mais indicada é baseada na combinação do uso do cache somente leitura, internalização do laço em Z e reuso de registradores.