Um Canal de Comunicação Inter-FPGA com Módulo de Detecção de Erro - Melo, Lucas; Santana, Silvio; Silva-Filho, A. G.; Lima, Manoel E.; Medeiros, Victor; Marinho, Marcelo (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD); 2013: Anais do XIV Simpósio em Sistemas Computacionais de Alto DesempenhoDO - 10.5753/wscad.2013.16772, 2013)
Atualmente, sistemas envolvendo múltiplos FPGAs são utilizados em diversas aplicações científicas. Tais sistemas requerem um barramento de dados dedicado para comunicação entre FPGAs, o qual pode ser feito por meio de interfaces do tipo LVDS (Sinalização Diferencial de Baixa Tensão). Outro fator importante é que o roteamento que interconecta os pinos LVDS na plataforma deve ser desenvolvido com precisão para evitar instabilidades na comunicação. Infelizmente, muitas plataformas disponíveis no mercado não observam tais restrições, limitando a taxa de transferência no barramento. Este trabalho apresenta um canal de comunicação bi-direcional inter-FPGAs baseado em uma interface DDR voltado para esse tipo de plataforma. Esta abordagem promove uma comunicação estável entre esses dispositivos sem a utilização de pinos LVDS. Um módulo de detecção de erro também foi desenvolvido para garantir a integridade das transferências e corrigir possíveis erros no barramento. O canal foi validado em uma plataforma comercial. Os resultados de síntese e desempenho também são apresentados nesse trabalho.