Mecanismo de Otimização de Consumo de Energia e Desempenho baseado na Variação de Parâmetro da Memória Cache e do Processador NIOSII - Silva Filho, Abel Guilhermino; Lima, Sidney Marlon Lopes de (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD), 2008)
O consumo de energia de uma hierarquia de memória cache pode atingir cerca de 50% de um sistema microprocessado[1]. Este projeto propõe: (i) um fluxo para estimar consumo de energia e desempenho computacional usando uma sistema SOC baseado em FPGAs, e (ii) um mecanismo de exploração de arquitetura com base na variação dos parâmetros da memória cache, utilizando o microprocessador NIOSII. Resultados, baseados nos benchmarks Mibench e Xirisc demonstraram que, em média, com exploração de 10% do espaço de busca, uma redução do consumo de energia de 28% pode ser alcançada, além de um aumento de 7% no desempenho para as 5 aplicações avaliadas. Adicionalmente, observou-se que foram encontrados resultados ótimos em 60% dos casos analisados.