HRA-MPSoC: Arquitetura Hierarquicamente Reconfigurável de Sistemas Multiprocessados em Chip - Amaral, Alexandre Marques; Martins, Carlos Augusto Paiva da Silva (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD); 2007: Anais do VIII Workshop em Sistemas Computacionais de Alto Desempenho, 2007)
Nos últimos anos, os sistemas computacionais embutidos (SCE) têm evoluído bastante. Além disso, a diversidade de requisitos das aplicações estimula o projeto e desenvolvimento de uma grande variedade de SCEs. Entretanto, os SCEs convencionais normalmente não suportam adequação, considerando as mudanças dinâmicas da carga de trabalho e ou dos requisitos. O objetivo deste artigo é apresentar uma arquitetura hierarquicamente reconfigurável de sistemas multiprocessados em chip (HRA-MPSoC). A HRAMPSoC é reconfigurável, em suas diferentes camadas, para adequar a arquitetura e ou a implementação dos SCEs às variações dos requisitos e da carga de trabalho da aplicação. Resultados de desempenho, flexibilidade e escalabilidade verificam as vantagens da HRA-MPSoC no projeto de SoCs e MPSoCs, caracterizando-a como a principal contribuição.