Avaliando DTM em Arquiteturas Superescalares Configuradas com Diferentes Larguras - Costa, Amarildo T. da; França, Felipe M. G.; C. Filho, Eliseu M. (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD); 2001: Anais do II Workshop em Sistemas Computacionais de Alto Desempenho, 2001)
Este trabalho avalia a exploração de redundância em nível de traços (seqüências de instruções dinâmicas) aplicada a processadores superescalares com diferentes larguras. A redundância existente em programas foi explorada através de um mecanismo de reuso denominado Dynamic Trace Memoization (DTM). Simulações considerando processadores configurados com diferentes larguras e incorporando o mecanismo DTM, identificaram para os programas do SPEC95: percentuais de reuso variando de 28% a 60% (média harmônica); percentuais de ganhos de performance variando de 6.3% a 25% (média harmônica); e que um processador superescalar com largura 4 e incorporando o mecanismo DTM produz ganhos de performance sobre o mesmo processador superescalar base com largura 8. Este último resultado fornece fortes indícios de que a exploração de redundância em nível de traços, apresenta-se como uma alternativa viável à opção de se aumentar as larguras dos processadores superescalares para a obtenção de um maior número de instruções executadas por ciclo de clock.