LTMS: Um escalonador NUMA-Aware para STM - Costa, Michael Alexandre; Perlin, Tiago; Du Bois, André Rauber; Cavalheiro, Gerson (Anais do Simpósio em Sistemas Computacionais de Alto Desempenho (SSCAD), 2022)
As transações em sistemas com Memória Transacional são, usualmente, realizadas de forma otimista, de forma a promover a exploração do paralelismo do hardware, mas aumentando a probabilidade de conflitos nos acessos. Neste trabalho é proposta uma estratégia de escalonamento baseada na migração de threads entre núcleos de processamento, apoiada pela observação da localidade de referência de acesso à memória dos threads em execução. Em experimentos realizados com o benchmark STAMP, para a maioria das aplicações, o escalonador proposto produziu menor taxa de aborts e menor tempo de execução em função do agrupamento de threads conforme a possibilidade de conflitos e o custo no acesso à memória.