Shell interativo com carregador para RISC-V em FPGA
Resumo
Este trabalho apresenta o desenvolvimento de um shell para um processador RISC-V implementado em FPGA com memória extremamente limitada. O sistema permite o carregamento e execução de programas via interface serial RS232, substituindo o uso do In-System Memory Content Editor do Intel Quartus® Prime. A interface textual segue o modelo REPL e inclui comandos como echo, clear, help, exit e exec, que carrega arquivos binários diretamente na memória. Os testes confirmaram a funcionalidade do shell, incluindo tratamento de erros, e compatibilidade com o RISC-V Assembler and Runtime Simulator (RARS).Referências
Fernandes, J. H. F. (2021). Bootloader for a RISC-V processor that uses Flash Memory. Master’s thesis, Instituto Superior Técnico.
Ministério da Ciência, Tecnologia e Inovação (2024). Brasil se torna membro da Aliança RISC-V International. [link].
Pelé, A.-F. (2025). CEA Backs RISC-V for Sovereign, Scalable Computing. [link].
Terasic Technologies (2025). DE1-SoC Development Kit. [link]. Accessed: 2025-06-29.
Valente, L., Tortorella, Y., Sinigaglia, M., Tagliavini, G., Capotondi, A., Benini, L., and Rossi, D. (2023). HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC. In 2023 Design, Automation & Test in Europe Conference & Exhibition (DATE), pages 1–6.
Ministério da Ciência, Tecnologia e Inovação (2024). Brasil se torna membro da Aliança RISC-V International. [link].
Pelé, A.-F. (2025). CEA Backs RISC-V for Sovereign, Scalable Computing. [link].
Terasic Technologies (2025). DE1-SoC Development Kit. [link]. Accessed: 2025-06-29.
Valente, L., Tortorella, Y., Sinigaglia, M., Tagliavini, G., Capotondi, A., Benini, L., and Rossi, D. (2023). HULK-V: a Heterogeneous Ultra-low-power Linux capable RISC-V SoC. In 2023 Design, Automation & Test in Europe Conference & Exhibition (DATE), pages 1–6.
Publicado
28/10/2025
Como Citar
VARTULI, Luiz Carlos da S. N.; LAMAR, Marcus Vinicius; MELO, Alba Cristina M. A. de.
Shell interativo com carregador para RISC-V em FPGA. In: WORKSHOP DE INICIAÇÃO CIENTÍFICA - SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 26. , 2025, Bonito/MS.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2025
.
p. 41-48.
DOI: https://doi.org/10.5753/sscad_estendido.2025.15937.
