Processor CI Inspector: Detectando parâmetros automaticamente em processadores RISC-V
Resumo
Este artigo apresenta uma ferramenta, a ser incorporada em um ambiente de integração contínua, que visa, automaticamente, detectar parâmetros de processadores RISC-V. Utilizando-se de softwares open-source como simuladores de linguagem de descrição de hardware (e.g. Icarus Verilog e Verilator) e frameworks de cossimulação (e.g. Cocotb) foi projetada uma aplicação escalável que auxilia na escolha entre diferentes implementações de CPUs. Resultados preliminares constataram a eficácia da ferramenta, realçando a capacidade da metodologia em identificar características essenciais à seleção de processadores em diferentes contextos. Foi possível detectar 6 parâmetros de configuração de 9 implementações abertas distintas com sucesso.Referências
(2025). Cocotb - an open source coroutine-based cosimulation testbench environment for verifying vhdl and systemverilog rtl using python.
Avelar, J., Lago, V., Ângelo Malaguti, and Azevedo, R. (2024). Processorci: Integração contínua para processadores risc-v em fpgas. In Anais Estendidos do XXV Simpósio em Sistemas Computacionais de Alto Desempenho, pages 1–8, Porto Alegre, RS, Brasil. SBC.
Cortadella, J., Galceran-Oms, M., Kishinevsky, M., and Sapatnekar, S. S. (2015). Rtl synthesis: From logic synthesis to automatic pipelining. Proceedings of the IEEE, 103(11):2061–2075.
Deutschbein, C. and Stassinopoulos, A. (2025). "test, build, deploy-- a ci/cd framework for open-source hardware designs.
Herdt, V., Große, D., Jentzsch, E., and Drechsler, R. (2020). Efficient cross-level testing for processor verification: A risc-v case-study. In 2020 Forum for Specification and Design Languages (FDL), pages 1–7.
International, R.-V. (2025a). How nvidia shipped one billion risc-v cores in 2024. [link].
International, R.-V. (2025b). Risc-v international. [link].
Joannou, A., Rugg, P., Woodruff, J., Fuchs, F., Van Der Maas, M., Naylor, M., Roe, M., Watson, R., Neumann, P., and Moore, S. (2024). Randomized testing of risc-v cpus using direct instruction injection.
Lee, J., Nie, P., Li, J. J., and Gligoric, M. (2020). On the naturalness of hardware descriptions. In Proceedings of the 28th ACM Joint Meeting on European Software Engineering Conference and Symposium on the Foundations of Software Engineering, ESEC/FSE 2020, page 530–542, New York, NY, USA. Association for Computing Machinery.
Lee Moore, I. S. (2019). Compliance methodology and initial results for risc-v isa implementations.
Marinescu, M.-C. and Rinard, M. (2001). High-level automatic pipelining for sequential circuits. In International Symposium on System Synthesis (IEEE Cat. No.01EX526), pages 215–220.
Sawada, J. (2000). Processor verification with precise exceptions and speculative execution.
Schubert, K.-D., Abrar, S. S., Averill, D., Bauman, E., Brown, A. C., Cash, R., Chatterjee, D., Gullickson, J., Nelson, M., Pasnik, K. A., and Sugavanam, K. (2018). Addressing verification challenges of heterogeneous systems based on ibm power9. IBM Journal of Research and Development, 62(4/5):11:1–11:12.
Waterman, A., Lee, Y., Patterson, D. A., and Asanović, K. (2014). The risc-v instruction set manual, volume i: User-level isa, version 2.0. Technical Report UCB/EECS-2014-54.
Avelar, J., Lago, V., Ângelo Malaguti, and Azevedo, R. (2024). Processorci: Integração contínua para processadores risc-v em fpgas. In Anais Estendidos do XXV Simpósio em Sistemas Computacionais de Alto Desempenho, pages 1–8, Porto Alegre, RS, Brasil. SBC.
Cortadella, J., Galceran-Oms, M., Kishinevsky, M., and Sapatnekar, S. S. (2015). Rtl synthesis: From logic synthesis to automatic pipelining. Proceedings of the IEEE, 103(11):2061–2075.
Deutschbein, C. and Stassinopoulos, A. (2025). "test, build, deploy-- a ci/cd framework for open-source hardware designs.
Herdt, V., Große, D., Jentzsch, E., and Drechsler, R. (2020). Efficient cross-level testing for processor verification: A risc-v case-study. In 2020 Forum for Specification and Design Languages (FDL), pages 1–7.
International, R.-V. (2025a). How nvidia shipped one billion risc-v cores in 2024. [link].
International, R.-V. (2025b). Risc-v international. [link].
Joannou, A., Rugg, P., Woodruff, J., Fuchs, F., Van Der Maas, M., Naylor, M., Roe, M., Watson, R., Neumann, P., and Moore, S. (2024). Randomized testing of risc-v cpus using direct instruction injection.
Lee, J., Nie, P., Li, J. J., and Gligoric, M. (2020). On the naturalness of hardware descriptions. In Proceedings of the 28th ACM Joint Meeting on European Software Engineering Conference and Symposium on the Foundations of Software Engineering, ESEC/FSE 2020, page 530–542, New York, NY, USA. Association for Computing Machinery.
Lee Moore, I. S. (2019). Compliance methodology and initial results for risc-v isa implementations.
Marinescu, M.-C. and Rinard, M. (2001). High-level automatic pipelining for sequential circuits. In International Symposium on System Synthesis (IEEE Cat. No.01EX526), pages 215–220.
Sawada, J. (2000). Processor verification with precise exceptions and speculative execution.
Schubert, K.-D., Abrar, S. S., Averill, D., Bauman, E., Brown, A. C., Cash, R., Chatterjee, D., Gullickson, J., Nelson, M., Pasnik, K. A., and Sugavanam, K. (2018). Addressing verification challenges of heterogeneous systems based on ibm power9. IBM Journal of Research and Development, 62(4/5):11:1–11:12.
Waterman, A., Lee, Y., Patterson, D. A., and Asanović, K. (2014). The risc-v instruction set manual, volume i: User-level isa, version 2.0. Technical Report UCB/EECS-2014-54.
Publicado
28/10/2025
Como Citar
OLIVEIRA, Gabriel; AVELAR, Julio N.; BERTOLOTI, Enzo P.; GOMES, Gabriel; AZEVEDO, Rodolfo.
Processor CI Inspector: Detectando parâmetros automaticamente em processadores RISC-V. In: WORKSHOP DE INICIAÇÃO CIENTÍFICA - SIMPÓSIO EM SISTEMAS COMPUTACIONAIS DE ALTO DESEMPENHO (SSCAD), 26. , 2025, Bonito/MS.
Anais [...].
Porto Alegre: Sociedade Brasileira de Computação,
2025
.
p. 89-96.
DOI: https://doi.org/10.5753/sscad_estendido.2025.16743.
