Mecanismos de Detecção de Instruções Dependentes em Arquiteturas Super Escalares

Gabriel P. Silva; Edil S. T. Fernandes

doi:10.5753/wscad.2001.19125

Gabriel P. Silva UFRJ
Edil S. T. Fernandes UFRJ

DOI: https://doi.org/10.5753/wscad.2001.19125

Resumo

Apesar dos avanços tecnológicos, o número de instruções que são despachadas em paralelo pelos processadores super escalares atuais é ainda muito modesto. As técnicas de predição de desvio e a renomeação de registradores atenuam os efeitos das dependências de controle e de dados, que são os principais obstáculos para o aumento da largura de despacho. Este artigo trata da deteção automática da dependência de dados de instruções em máquinas super escalares de amplo despacho. Nós especificamos três mecanismos capazes de examinar as dependências de dados de um grande número instruções. Cada mecanismo tem uma cache especial que armazena as relações de dependência entre as instruções de um mesmo bloco básico. A suíte SPEC95 foi simulada por máquinas super escalares experimentais equipadas com esses mecanismos. Os resultados dos experimentos mostraram que nossos mecanismos de deteção são mais eficientes do que os existentes: reduzem a complexidade do hardware e tornam viável o despacho de um grande número de instruções em paralelo.

Palavras-chave: Super Escalares, Despacho Amplo, lnstruções, Dependências

Referências

JOHNSON, M. Superscalar Microprocessor Design. Prentice-Hall, Englewood Cliffs, New Jersey, 1991.

PALACHALA, Subbarao; JOUPPI; Norman P.; SMITH, James E. Quantifying the complexity of superscalar processors. Technical Report CS-TR-1996-1328, CS/ECE - University of Wisconsin-Madison, November 1996.

TOMASULO, R. M. An efficient algorithm for exploiting multiple arithmetic units. IBM Journal of Research and Development, 11(1):25-33, January 1967.

IBM; MOTOROLA. PowerPC 604 - RISC Microprocessor User's Manual, 1994.

WILLIAMS, Ted; PATKAR, Niteen; SHEN, Gene. SPARC64: A 64-bit 64-active-instruction out-of-order-execution MCM Processor IEEE Journal of Solid-State Circuits, 30(11):1215-1226, November 1995.

INTEL. P6 Family of Processors- Hardware Developer's Manual, Intel, September 1998.

PATTERSON, David A.; HENNESY, John L. Computer Architecture - A Quantitative Approach. Morgan Kaufmann Publishers, 1990.

FERNANDES, Edil S. T.; WOLFE, Andrew; SILVA, Gabriel P. Towards BBM - a basic block machine. Technical Report 526/00, COPPE/Sistemas, Federal University of Rio de Janeiro, January 2000.

CMELICK, Robert F.; KEPPEL, David. Shade: A fast instruction-set simulator for executing profiling. Technical Report SMLJ TR-93-12, Sun Microsystems Laboratories, 1993. Also published as Tech. Report CSE-TR 93-06-06, University of Washington.